JP57015455

Publication Title:
SEMICONDUCTOR DEVICE

Abstract:

Abstract of JP57015455

PURPOSE:To facilitate the evaluation of processing function and circuit function in a three-dimensional IC by forming a function inspecting monitor at each of element forming regions formed in a multilayer via insulating layers and exposing the measurement pad of the monitor. CONSTITUTION:Chips 1a-1c formed, for example, with MOSICs are covered with PSG film 5, are laminated with an adhesive layer 6 of silicone resin or the like, and are thus secured to form a three-dimensional LSI. A simple circuit function inspecting monitor circuit of flip-flop or the like and a processing function inspecting monitor element are formed in each of these chips, and their measuring pads 2, 3 are disposed similarly to the IC pad 4 at the peripheral edge of each of the chips. The chips are reduced in size smaller at the upper layer so that the respective pad forming regions are exposed on the surface of laminated three-dimensional device. Thus, the measurement inspection, e.g., function evaluation of each chip, influence of multilayer formation, variation in the performance by environmental tests or the like can be facilitated, the yield and the reliability can be improved.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

⑩ 日本国特許庁 (JP)

11 特許出願公開

⑫ 公開特許公報 (A)

昭57—15455

⑤Int. Cl.³ H 01 L 27/06 21/66 識別記号

庁内整理番号 6426-5F 6851-5F 43公開 昭和57年(1982)1月26日

発明の数 1 審査請求 未請求

(全 3 頁)

纽半導体装置

20特

願 昭55-89489

②出 願 昭55(1980)7月1日

⑫発 明 者 桜井潤治

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑭代 理 人 弁理士 松岡宏四郎

明 細 署

発明の名称
半導体装置

2. 特許請求の範囲

- (1) 絶縁層を介して多層に形成された累子形成層 に各紫子が形成されてなる半導体装置に於て、 各紫子形成層に機能検査用のモニター紫子を設 け、且つ各紫子形成層のモニター紫子に導通す る機能検査用バッドを装出せしめてなるととを 特徴とする半導体装置。
- (2) 前記機能検査用のモニター案子が、プロセス 機能検査用のモニター案子であることを特徴と する特許請求の範囲第1項記載の半導体装置。
- (3) 前記機能検査用のモニター素子が、回路機能 検査用のモニター回路を構成していることを特 徴とする特許謂求の範囲第1項記載の半導体装 慣。
- 3. 発明の詳細な説明 本発明は半導体装置の構造にかかわり、特に 3 次元(多層)半導体装置の構造に関する。

バッケージ当りの回路の集積度を向上せしめる 手段として提案された 3次元大規模集積回路(L SI)としては、シリコン(Si)基板面に形成せし めた LSI上を絶縁層で覆い、 該絶縁層上に Si 層 を化学気相成長(CVI))法により堆積せしめ、 該 単結晶 Si 層にLSIを形成し、 更に該 LSI上を絶縁 層で覆い、上配工程を繰り返えして Si 基板上に多 層にLSIを形成し、各層のLSIの所認の配線をス ルー・コンタクトにより縦に接続せしめた構造が ある。(日経エレクトロニクス 2~18〔1980〕P 82 参照)あるいは複数の I C チップを重ねて集積 度を向上せしめた構造がある。

然し上記構造の3次元LSIに於ては各層の配線 が素子面に表出していないために、上層のLSI形 成後下層のLSIのプロセス機能及び回路機能を検 査することができず、又素子完成後各層のLSIの プロセス機能及び回路機能を個別に検査すること も不可能である。また3次元LSIの全ての層が接 続されて初めて一つの回路機能を有するような場

-255-

特開昭57-15455(2)

台、各層毎に回路機能試験を行なりととも不可能 である。

従って上記構造に於ては、製造条件の管理が充 分に成し得ないので、製造歩留まりの低下や製造 工数製造経費の損失を招くという問題がある。

本発明は上記問題点に鑑み各層のプロセス機能 及び同路機能を累子外面から層ととに検査することが可能な構造を有する3次元半導体IC装置を 提供する。

即ち本発明は絶縁脳を介して多層に形成された 案子形成層に各案子が形成されてなる半導体装置 に於て、各紫子形成層にプロセス機能検査用のモニター案子と更に回路 機能検査用のモニター回路を設け、且つモニター 案子測定用バッド或るいは前記モニター案子測定 用バッドと更にモニター回路測定用バッドを案子 面に表出せしめてなることを特徴とする。

以下本発明を第1図に示す一実施例の上面模式 図及び第2図に示す上配実施例のA-A'矢視断面 図を用いて詳細に詳明する。

-- 3 --

そして本発明の一実施例である 3 次元LSIは例えば第1 図及び第2 図に示すように前述の構造を有するチップ・サイズの異なる複数枚のLSIチップ Ia, Ib, 1cを、大きいチップ上に順次小さいチップを重ね、シリコン樹脂、エポキン樹脂或るいはポリ・イミド等の絶縁性樹脂、銀ペースト等のおはポリ・イミド等の絶縁性樹脂、銀ペーストラリ等のろう材等からたる接着届6により積層間着してなのり、図に示すように下層チップのモニター回路の回路別定用バッド2及びモニター業子の素子測定用バッド3 は眩チップのポンディング・バッド4と共に上層チップの外側に於て案子面に表出せしめられた構造を有している。

上記のように本実施例の構造を有する3次元LSIに於ては、その各層を形成するLSIチップととにモニター紫子及びそのモニター素子より構成されるモニター回路が形成され、且つモニター回路の回路側定用バッド2及びモニター案子の素子測定用バッド3がチップ面に表出せしめられているので、たとえ一層のチップでLSIが完成しているので、たとえ一層のチップでLSIが完成してい

— 5 —

即ち本発明の一寒廟例である3次元構造を有す る半導体IC装置例えば3次元LSIに使用するL S I チップ 1a, 1b, 1cは、通常行われる MIS型 ICの製造工程に従って、ゲート酸化膜、ゲート 電極、ソース・ドレイン領域、抵抗、容量等から なる集積回路と、該集積回路が所期の機能を持っ て形成されているかどりかを判断するためのフリ ップ・フロップ或るいはリング・オッシレータ等 の簡単な回路機能検査用モニター回路、及び前記 集積回路中の機能素子がそれぞれ所期の機能を持 つよりに形成されているかどりかを確認するため のトランジスタ、抵抗、容量等のプロセス機能検 査用モニター案子が合わせて形成され、該モニタ 一回路の回路測定用バッド及びモニター紫子の素 子測定用バッド 3は該チップに形成されている集 積回路のポンディング・バッド 4 と同様に、アル 導出され、チップ上を疑う燐珪酸ガラス(PSG) 等の保護約繰膜5亿形成された窓内に表出せしめ られる。

-1-

ないでもそのチップに形成されているLSIの一部 分が所期通りの回路機能に合うように形成されて いるかどうかを、プロダクション・プロープ(P ーP)法等により前記モニター回路により確認す るととができ、又LSI形成のウエーハ・プロセス が所期通りなされているかどうかも各層ごとに前 記モニター案子により検知することができる。

特に3次元LSIの全ての層が形成され接続されて初めて特定の回路機能を有する場合、各層別々に動作させて回路機能試験を行うことができないので、上記の様に回路機能試験用のモニター回路を各層に設けておけば、別々に動作させて試験を行なうことができる。

従って上記構造に於ては所期の性能を持ったチップを積層して3次元LSIを形成することができるので、3次元LSIの製造歩留まりの向上が図れると同時に、製造工数等の損失が未然に防止できる。

又上配本発明の構造に於ては、チップを積層する作業が下層のチップに与える影響も、上層チッ

プの積層を終った時点で下層チップのモニター同 路及びモニター案子をチェックすることにより検 知することができるので、積層作業の条件を適切 に選らぶことができ、この点でも製造歩留まりの 向上が図れる。

更に又本実施例の構造を有する3次元LSIに於ては、3次元LSIが完成した状態でもなお且つ各層のモニター回路の回路測定用バッド及びモニター案子の素子測定用バッドは素子面に表出せしめられているので、バッケージへ該3次元LSIの素子を組み込む工程及び種々な環境試験に際しての3次元LSIの性能変化を前記モニター回路及びモニター素子を用いて検出することができるので、3次元LSIの信頼性の向上が図れる。

なお上記実施例に於ては本発明をLSIチップを 多層に積層形成する構造について説明したが、本 発明はLSI上を絶縁膜で覆い、該絶縁膜上にSi層 を形成し、該Si層を単結晶化して、該単結晶Si層 に上層のLSIを形成する従来例に示した構造の3 次元LSI案子についても、各層に上記のようなモ 特開昭57-15455(3) ニターを形成し、そのモニター端子を窓明けを行 子 え って累出面に乗出せしめる手段により適用するこ とができる。

以上説明したように本発明によれば3次元LSI 等の3次元半導体集積回路の製造歩留まりや信頼 性の向上が図れる。

4. 図面の簡単を説明

第1図は本発明に於ける一実施例の上面模式図 で第2図は同実施例のA-A'矢視断面図である。

図に於て

1a,1b及び1cはLSIチップ,

2はモニター回路の回路測定用バッド,

3はモニター累子の累子測定用バッド,


4はポンディング・バッド,

5は保護絶縁膜,

6は接着層を表わす。

代理人 弁理士 松 岡 宏四朝李颢

--8---



_ 7_